Polyphasen FIR-Filter

Projektbeschreibung

Entwurf und Umsetzung eines polyphasen FIR Filters. Dieses Filter wurde zunächst in C abgebildet. Daraus wurde eine VHDL-Modell für die Umsetzung in ASIC-Technologie entwickelt. Dieses VHDL wurde dann für die Umsetzung in FPGA-Technologie adaptiert. Die Koeffizientenberechnung erfolgte dabei stets in SW (C++ oder Mikrocontroller). Das Filter wurde als 8-Tap-Filter ausgelegt mit einem Skalierungsbereich von ¼ < s < 4.

Technologien

Microsoft Visual Studio, VHDL, Mentor Graphics Renoir, Modelsim, Mentorgraphics HDL Desinger, Xilinx ISE, Xilinx Virtex 2pro, Prototyping Board

Branche

Forschung und Entwicklung