Lastreduktion Radardaten

Projektbeschreibung

Zusammen mit einem Kunden aus der Rüstungsbranche wurde ein Konzept zur Reduktion der Datenlast für einen digitalen Empfänger von Radarsignaldaten optimiert. Ausgehend von diesem Konzept wurde ein Prototyp in VHDL implementiert. Rekursiv wurde dieser Prototyp dann anhand von Syntheseergebnissen analysiert und iterativ hinsichtlich maximaler Taktgeschwindigkeit und minimaler Chipfläche optmiert.

Technologien

Xilinx Virtex 5, Mentor Graphics HDL Designer, Mentor Graphics Modelsim, Precision

Branche

Forschung und Entwicklung, Luftfahrt, Rüstung